

(11) Publication number:

(51) Intl. Cl.: G06F 12/08 G06F 12/16

10301846 A

Generated Document.

# PATENT ABSTRACTS OF JAPAN

(21) Application number: 10097589

(22) Application date: 09.04.98

14.04.97 US 97 839554

(43) Date of application

publication:

(30) Priority:

13.11.98

(84) Designated contracting

states:

(71) Applicant: INTERNATL BUSINESS MACH CORP <IBM>

(72) Inventor: RAVI KUMAR ARIMIRI JOHN STEPHEN DODDSON

> JERRY DON LEWIS TIMOTHY M SUKAAGAN

(74) Representative:

(54) FUNCTIONAL BYPASS METHOD AND SYSTEM FOR CACHE ARRAY DEFECT USING RESTORATION MASK

(57) Abstract:


PROBLEM TO BE SOLVED: To bypass a defect inside a cache used by the processor of a computer system by using a restoration mask, preventing a defective cache line from becoming a cache hit and preventing the defective cache line from being selected as a sacrifice for cache replacement.

SOLUTION: This system is provided with the restoration mask 76 provided with the array of bit fields each one of which corresponds to each one of plural cache lines inside the cache. A specified cache line inside the cache is identified as the defective one. The corresponding bit field inside the array of the restoration mask 76 is set

http://www.delphion.com/cgi-bin/viewpat.cmd/JP10301846A2

and it is indicated that the defect is present in the defective cache line. Based on the corresponding bit field inside the array of the restoration mask 76, access to the defective cache line is prevented. By executing the steps, the defect inside the cache is bypassed.

COPYRIGHT: (C)1998,JPO



# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平10-301846

(43)公開日 平成10年(1998)11月13日

(51) Int.Cl.6		識別記号	FI			
G06F	12/08		G 0 6 F	12/08	J	
					E	
	12/16	3 1 0		12/16	310E	


#### 審査請求 未請求 請求項の数16 〇L (全 14 頁)

		<b>番</b> 宜開 <i>X</i>	木間水 開水項の数10 OL (至 14 頁)
(21)出願番号	特願平10-97589	(71)出顧人	390009531
			インターナショナル・ビジネス・マシーン
(22)出顧日	平成10年(1998) 4月9日		ズ・コーポレイション
			INTERNATIONAL BUSIN
(31)優先権主張番号	08/839554		ESS MASCHINES CORPO
(32)優先日	1997年4月14日		RATION
(33)優先権主張国	米国(US)		アメリカ合衆国10504、ニューヨーク州
			アーモンク (番地なし)
		(72)発明者	ラビ・クマール・アリミリ
			アメリカ合衆国78759 テキサス州オース
			チン スパイスプラッシュ・ドライブ
			9221
		(74)代理人	弁理士 坂口 博 (外1名)
			最終頁に続く

# (54) 【発明の名称】 修復マスクを使用したキャッシュ・アレイ欠陥の機能的迂回方法及びシステム (57) 【要約】

【課題】 コンピュータ・システムのプロセッサによって使用されるキャッシュ内の欠陥を迂回する方法。

【解決手段】 修復マスクが、キャッシュ内のキャッシ ュ・ラインに対応するビット・フィールドの配列を有 し、キャッシュ内の特定のキャッシュ・ラインが欠陥が あるものと識別されると、その特定のキャッシュ・ライ ンに欠陥があることを示すように修復マスク配列内の対 応するビット・フィールドが設定され、修復マスク配列 内の対応するビット・フィールドに基づいて、欠陥のあ るキャッシュ・ラインへのそれ以上のアクセスが防止さ れる。この修復マスクを使用して、欠陥のあるキャッシ ュ・ラインが決してキャッシュ・ヒットにならないよう に防止することができ、欠陥のあるキャッシュ・ライン がキャッシュ置換のための犠牲として決して選択されな いように防止することができる。セット・アソシアティ ブ・キャッシュを使用し、それによって欠陥のあるキャ ッシュ・ラインをそれぞれの合同クラスから実質的に除 去する。



#### 【特許請求の範囲】

【請求項1】コンピュータ・システムのプロセッサによって使用されるキャッシュにおいて欠陥を迂回する方法であって、

各ビット・フィールドがキャッシュ内の複数のキャッシュ・ラインのうちのそれぞれ1つのキャッシュ・ラインに対応するビット・フィールドの配列を有する修復マスクを設けるステップと、

キャッシュ内の特定のキャッシュ・ラインを欠陥がある ものとして識別するステップと、

修復マスク配列内の対応するビット・フィールドを設定 して特定のキャッシュ・ラインに欠陥があることを示す ステップと、

修復マスク配列二の対応するビット・フィールドに基づいて欠陥のあるキャッシュ・ラインへのアクセスを防止するステップとを含む方法。

【請求項2】防止する前記ステップが、欠陥のあるキャッシュ・ラインが決してキャッシュ・ヒットにならないように防止するステップを含む、請求項1に記載の方法。

【請求項3】欠陥のあるキャッシュ・ラインが決してキャッシュ置換のための犠牲として選択されないように防止するステップを含む、請求項1に記載の方法。

【請求項4】各合同クラスが複数のキャッシュ・ラインからなる複数の合同クラスのうちの1つに所与のメモリ・プロックをマップするステップをさらに含み、欠陥のあるキャッシュ・ラインへのアクセスを防止する前記ステップの結果、欠陥のあるキャッシュ・ラインがそれぞれの合同クラスから実質的に除去される、請求項1に記載の方法。

【請求項5】欠陥のあるキャッシュ・ラインへのアクセスを防止する前記ステップによって、キャッシュが、冗長性をもたせるためにキャッシュ・ラインを確保しておくことなく欠陥のないすべてのキャッシュ・ラインを使用することができるようにする、請求項1に記載の方法。

【請求項6】キャッシュが、要求されたアドレスがキャッシュ・ラインの一部にあるアドレス・タグに対応するかどうかを判断する複数の比較器を有し、所与の比較器が、要求されたアドレスが前記アドレス・タグ部分と一致しない場合はイナクティブであるが、要求されたアドレスが前記アドレス・タグ部分と一致する場合はアクティブであり、

欠陥のあるキャッシュ・ラインが決してキャッシュ・ヒットにならないように防止する前記ステップが、各信号が比較器のうちの所与の1つの比較器の出力と修復マスクからのビット・フィールドのうちのそれぞれ1つのビット・フィールドの出力とのAND結合である複数の信号を入力信号として受け取るマルチプレクサを設けるステップを含む、請求項2に記載の方法。

【請求項7】キャッシュが、複数のキャッシュ・ライン のうちのどのキャッシュ・ラインを置換のための暫定的 犠牲として選択するかを示す複数の出力信号を有するキャッシュ置換回路を有し、

欠陥のあるキャッシュ・ラインが犠牲として選択されないように防止する前記ステップが、複数の信号を入力信号として受け取るマルチプレクサを設けるステップを含み、各信号が、暫定犠牲に欠陥がないように保証するために修復マスクのビット・フィールドから入力信号を受け取る代替犠牲選択論理回路によって変更されたキャッシュ置換回路の出力信号である、請求項3に記載の方法。

【請求項8】防止する前記ステップが、欠陥のあるキャッシュ・ラインが決してキャッシュ・ヒットにならないように防止するステップをさらに含む、請求項3に記載の方法。

【請求項9】プロセッサと、

メモリ・デバイスと、

前記プロセッサと前記メモリ・デバイスとに接続され、 前記メモリ・デバイスのアドレスに対応するメモリ・ブ ロックを記憶する複数のキャッシュラインを有するキャ ッシュと、

各ビット・フィールドが、選択されたキャッシュ・ラインに欠陥があることを示す値を有する前記選択されたキャッシュ・ラインに対応する前記ビット・フィールドのうちの所与の1つのビット・フィールドに基づいて前記複数のキャッシュ・ラインのうちの選択された1つのキャッシュ・ラインへのアクセスを防止する、前記キャッシュ・ラインのうちのそれぞれ1つのキャッシュ・ラインに対応する複数のビット・フィールドを有する修復マスクとを含むコンピュータ・システム。

【請求項10】前記修復マスク手段が、欠陥のあるキャッシュ・ラインが決してキャッシュ・ヒットにならないように防止する、請求項9に記載のコンピュータ・システム。

【請求項11】前記修復マスク手段が、欠陥のあるキャッシュ・ラインが決してキャッシュ置換のための犠牲として選択されないように防止する、請求項9に記載のコンピュータ・システム。

【請求項12】前記キャッシュが、各合同クラスが複数 の前記キャッシュ・ラインから成る複数の合同クラスの 1つに所与のメモリ・ブロックをマップし、

前記修復マスク手段が、欠陥のあるキャッシュ・ライン をその対応する合同クラスから有効に除去することによ り、その欠陥のあるキャッシュ・ラインへのアクセスを 防止する、請求項9に記載のコンピュータ・システム。

【請求項13】前記修復マスク手段によって、前記キャッシュがキャッシュ・ラインを冗長性をもたせるために確保しておくことなくすべての欠陥のないキャッシュ・ラインを使用することができるようにする、請求項9に

記載のコンピュータ・システム。

【請求項14】前記キャッシュが、要求されたアドレスがキャッシュ・ラインの一部にあるアドレス・タグに対応するかどうかを判断する複数の比較器を有し、前記比較器のうちの所与の1つの比較器が、前記要求されたアドレスが前記アドレス・タグ部分と一致しない場合はイナクティブであるが、前記要求されたアドレスが前記アドレス・タグ部分と一致する場合はアクティブである出力信号を有し、前記キャッシュが、複数の信号を受け取り、各信号が前記比較器の前記出力信号の1つと前記修復マスク手段から前記ビット・フィールドのうちのそれぞれ1つのビット・フィールドの出力信号とのAND結合である複数の信号を入力信号として受け取るマルチプレクサをさらに含む、請求項10に記載のコンピュータ・システム。

【請求項15】前記キャッシュが、複数の前記キャッシュ・ラインのうちのどのキャッシュ・ラインを置換のための暫定的犠牲として選択するかを示す複数の出力信号を有するキャッシュ置換回路を有し、各信号が前記修復マスク手段の前記ビット・フィールドから入力信号を受け取る代替犠牲選択論理回路によって変更された前記キャッシュ置換回路の出力信号を有する複数の信号を入力信号として受け取るマルチプレクサをさらに含む、請求項11に記載のコンピュータ・システム。

【請求項16】前記修復マスク手段が欠陥のあるキャッシュ・ラインが決してキャッシュ・ヒットにならないようにさらに防止する、請求項11に記載のコンピュータ・システム。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は一般にはコンピュータ・システムに関し、具体的にはコンピュータ・システムのプロセッサが使用するキャッシュのパフォーマンスを向上させる方法に係わる。

#### [0002]

【従来の技術】従来のコンピュータ・システム10の基本構造を図1に示す。コンピュータ・システム10は、1つまたは複数の処理ユニットを有することができ、そのうちの2つ12a及び12bが図示されている。処理装置は、入出力(I/O)装置14(表示モニタ、キーボード、永続記憶装置など)、処理装置がプログラム命令を実行するために使用するメモリ・デバイス16(ランダム・アクセス・メモリ、またはRAM)、及び、コンピュータに最初に電源を入れたときに周辺装置の1つ(通常は永続記憶装置)からオペレーティング・システムを探し出してロードすることを主な目的とするファームウェア18を含む様々な周辺装置に接続されている。処理装置12a及び12bは、汎用相互接続機構またはバス20を含む様々な手段によって周辺装置と通信する。コンピュータ・システム10は、たとえばモデムや

プリンタなどに接続するためのシリアル・ポートやパラレル・ポートなど、図示されていない多くの追加の構成要素を有することができる。当業者ならさらに、図1のブロック図に図示されている構成要素と共に使用可能な他の構成要素もあることがわかるであろう。たとえば、ビデオ表示モニタを制御するためにディスプレイ・アダプタを使用したり、メモリ16にアクセスするためにメモリ・コントローラを使用することができる。また、I/O装置14をバス20に直接接続する代わりに、二次(1/O)バスに接続することもでき、二次バスはさらにI/Oブリッジに接続され、I/Oブリッジはバス20に接続される。コンピュータは3個以上の処理装置を有することもできる。

【0003】対称マルチプロセッサ (SMP) コンピュ ータでは、すべての処理装置は一般に同じである。すな わち、すべての処理装置が命令及びプロトコルの共通の セットまたはサブセットを使用して動作し、一般に同じ アーキテクチャを有する。典型的なアーキテクチャは図 1に示す通りである。処理装置は、複数のレジスタと、 コンピュータを動作させるためにプログラム命令を実行 する実行ユニットとを含むプロセッサ・コア22を含 む。処理装置の例としては、インターナショナル・ビジ ネス・マシーンズ・コーポレイション (IBM) が販売 するPowerPCTMプロセッサがある。処理装置は、 高速メモリ・デバイスを使用して実装された命令キャッ シュ24やデータ・キャッシュ26などの1つまたは複 数のキャッシュも有することができる。キャッシュは、 メモリ16から値をロードする長いステップを回避する ことによって処理を高速化する目的で、プロセッサが繰 り返しアクセスする可能性のある値を一時的に記憶する ために一般に使用される。これらのキャッシュは、単一 の集積チップ28上にプロセッサ・コアと一体にパッケ ージされているときは、「オンボード」キャッシュと呼 ばれる。各キャッシュには、プロセッサ・コアとキャッ シュ・メモリとの間のデータの転送を管理するキャッシ ュ・コントローラ (図示せず) が付随している。

【0004】処理装置12は、オンボード (一次) キャッシュ24及び26をサポートするため二次キャッシュ (L2) と呼ばれるキャッシュ30などの追加のキャッシュを備えることができる。言い換えると、キャッシュ30はメモリ16とオンボード・キャッシュとの間の媒介として機能し、オンボード・キャッシュよりもはるかに大量の情報(命令及びデータ)を記憶することができるが、アクセス・ペナルティは長い。たとえば、キャッシュ30は、256キロバイトまたは512キロバセッサは64キロバイトの合計記憶容量を持つオンボード・キャッシュを有するIBM PowerPC™604シリーズのプロセッサとすることができる。キャッシュ30はバス20に接続され、メモリ16からプロセッサ・

コア22への情報のロードはすべてキャッシュ30を介して行わなければならない。図1には二次キャッシュ階層しか図示されていないが、多くのレベルの相互接続されたキャッシュを備えたマルチレベル・キャッシュ階層を設けることもできる。

【0005】キャッシュは、様々な命令及びデータ値を 個別に記憶する多くの「ブロック」を有する。どのキャ ッシュ内のブロックも「セット」または「合同クラス」 と呼ばれるブロックのグループに分けられている。セッ トとは、その中に所与のメモリ・ブロックが入ることが できるキャッシュ・ブロックの集まりである。どの所与 のメモリ・ブロックについても、事前設定マッピング機 能に従ってブロックをマップすることができるキャッシ ュ内の固有のセットがある。セット内のブロック数をキ ヤッシュのアソシアティビティと呼び、たとえば2ウェ イ・セット・アソシアティブとは、所与のメモリ・ブロ ックについてキャッシュ内にそのメモリ・ブロックをマ ップすることができるブロックが2個あることを意味す る。しかし、所与のセットにメイン・メモリ内のいくつ かの異なるブロックをマップすることができる。1ウェ イ・セット・アソシアティブ・キャッシュにはダイレク ト・マップされる。すなわち、特定のメモリ・ブロック を含むことができるキャッシュ・ブロックは1つしかな い。メモリ・ブロックがいずれかのキャッシュ・ブロッ クを専有することができる場合、すなわち1つの合同ク ラスがあり、アドレス・タグがメモリ・ブロックのフル ・アドレスである場合、キャッシュはフル・アソシアテ ィブであると言う。

【0006】キャッシュ・ライン(ブロック)の例とし ては、アドレス・タグ・フィールド、状態ビット・フィ ールド、包含ビット・フィールド、実際の命令及びデー 夕を記憶する値フィールドがある。状態ビット・フィー ルドと包含ビット・フィールドは、マイクロプロセッサ ・コンピュータ・システム内のキャッシュ・コヒーレン シを維持するために使用される(キャッシュに記憶され ている値の有効性を示す)。アドレス・タグは、対応す るメモリ・ブロックのフル・アドレスのサブセットであ る。着信アドレスとアドレス・タグ・フィールド内のタ グの1つとの比較一致によって、キャッシュ「ヒット」 が示される。キャッシュ内のすべてのアドレス・タグ (及び場合によっては状態ビット・フィールドと包含ビ ット・フィールド)の集まりをディレクトリと呼び、す べての値フィールドの集まりはキャッシュ項目配列であ る。

【0007】所与のクラスの合同クラス内のすべてのブロックがいっぱいであり、そのキャッシュがいっぱいになった合同クラスにマップする記憶場所に対する「読取り」または「書込み」要求を受け取った場合、キャッシュは現在そのクラスに入っているブロックの1つを「追い出し」しなければならない。キャッシュは、当業者に

周知のいくつかの手段(最低使用頻度(LRU)法、ラ ンダム法、疑似LRU法など)の1つによって、追い出 すブロックを選択する。選択されたブロック内のデータ が変更された場合、そのデータはメモリ階層内の次に低 いレベルに書き込まれる。これは他のキャッシュ(この 場合は一次キャッシュすなわちオンボード・キャッシ ュ)またはメイン・メモリ (この場合は図1の2レベル ・アーキテクチャに図示するような二次キャッシュ)で もよい。包含の原理により、階層の下位レベルは書き込 まれた変更データを保持するために使用可能なブロック をすでに持っていることになる。しかし、選択されたブ ロック内のデータが変更されなかった場合、そのブロッ クは単に放棄されるだけで、階層内の次に低いレベルに は書き込まれない。階層の1つのレベルからブロックを 除去するこのプロセスを「追い出し」と呼ぶ。このプロ セスの終わりに、キャッシュは追い出されたブロックの コピーをもはや保持しない。

【0008】図2に、上述のキャッシュ構造と追い出しプロセスを示す。キャッシュ40(一次またはそれより下位レベル)は、キャッシュ・ディレクトリ42と、キャッシュ項目配列と44と、LRU配列46と、特定の合同クラスから追い出すブロックを選択する制御論理回路48とを含む。図のキャッシュ40は8ウェイ・セット・アソシアティブであり、したがってディレクトリ42とキャッシュ項目配列44とLRU配列46とはそれぞれ、50に示すように特定の合同クラスについて8ブロックから成る特定のセットを有する。言い換えると、合同クラス50の「X」で示すようにキャッシュ・ディレクトリ42内の合同クラスの特定のメンバには、キャッシュ項目配列44内の合同クラスの特定のメンバとが関連づけられている。

【0009】ディレクトリ42内の各ブロックは誤り修 正コード(ECC)回路52を介して制御論理回路に接 続されている。ソフト誤り (漂遊放射や静電放電など) またはハード誤り(欠陥セル)のために、所与のキャッ シュ・ブロック内のビットに不正な値が入っていること がある。ECCを使用すれば適正なデータ・ストリーム を再構築することができる。ある種のECCは単一ビッ ト誤りの検出と修正にのみ使用することができる。すな わち、特定のブロック内の2つ以上のビットが無効な場 合、そのECCは適正なデータ・ストリームは実際には どのようなストリームであるかを判断することはできな いが、少なくともその欠陥は検出することができる。ま た、二重ビット誤りの検出や修正も行うことができるよ り高度なECCもある。この二重ビット誤りは修正する のにコストがかかるが、その設計は二重ビット誤りが発 生すると機械を停止させるものである。ディレクトリ4 2のみECC回路を有するように図示されているが、こ れらの回路はキャッシュ項目配列44など、他の配列で

も同様に使用することができる。

【0010】 (修正された) メモリ・ブロック・アドレ

スに対応する値を持つECC回路52の出力がそれぞれ

の比較器54に接続され、各比較器は要求されたメモリ

・ブロックのアドレスも受け取る。要求されたメモリ・

ブロックの有効なコピーが合同クラス50内にある場 合、比較器54のうちの1つの比較器だけがアクティブ 信号を出力する。比較器54の出力はマルチプレクサ5 6に接続され、ORゲート58にも接続されている。O Rゲート58の出力はマルチプレクサ56を制御する。 キャッシュ・ヒットが起こると(要求されたアドレスが キャッシュ・ディレクトリ42内のアドレスと一致す る)、ORゲート58はマルチプレクサ56をアクティ ブにして合同クラスのどのメンバがそのアドレスと一致 するかを示す信号を渡す。この信号は、キャッシュ項目 配列44内の各項目から入力値を受け取るもう一つのマ ルチプレクサ60を制御する。このようにして、ディレ クトリ内でキャッシュ・ヒットが起こると、それに対応 する値がマルチプレクサ60からバス62に流される。 【0011】キャッシュ・ミスが起こったとき、特定の 合同クラス50内のすべてのブロックがメモリ・ブロッ クの有効なコピーをすでに持っている場合は、合同クラ ス50内のキャッシュ・ブロックのうちの1つを選択し て犠牲にしなければならない。この選択はLRU配列4 6内の合同クラスのLRUビットを使用して行われる。 クラス内の各キャッシュ・ブロックについて複数のLR Uビットがある。たとえば、8ウェイ・アソシアティブ キャッシュの場合は1ブロックにつき3つのLRUビ ットがある。クラス内の各ブロックからLRUビットが デコーダ64に入力値として供給される。デコーダはど のブロックを犠牲にするかを示す8ビットの出力値を有 する。この出力値はマルチプレクサ56に結合される。 このようにして、ORゲート58がアクティブでない場 合、マルチプレクサ56はデコーダ64の出力に基づい て使用するキャッシュ・ブロックを示す標識を渡す。 【0012】上述のECC回路はメモリ・セル内で発生 したソフト誤りを処理する1つの方法である。ハード誤 りを処理する他の手法は、配列(ディレクトリ、LR U、キャッシュ)内に冗長性をもたせることである。キ ャッシュ・チップを製作するとき、各配列内に欠陥のあ る行ラインまたは列ラインがないかどうか検査して調べ ることができる(キャッシュ、ディレクトリ、及びLR

U全体について行ライン及び列ラインを検査する)。配

列に欠陥がある場合、ヒューズを永続的に切ってその欠 陥性を示すことができる。次に、各アクセスされるアド

レスについて配列内部で比較を行い、欠陥のあるアドレ

スと一致していないか調べる。一致している場合、適切

な論理回路がそのアドレスを、チップ上に形成された多

くの余分の行ライン及び列ライン(すなわち冗長ビット

・ライン(列)及びワード・ライン(行)で形成された

ライン)の1つに経路指定し直す。余分のビット・ライン及びワード・ラインの数は欠陥率と所望のチップ歩留まりとによって異なることがある。低欠陥(物理サイズが比較的大きい)キャッシュの場合、正規のライン256本ごとに2本ずつの余分なラインを設け、高欠陥(物理サイズが比較的小さい)キャッシュでは正規のライン8本ごとに2本の余分のラインを設ける。

【0013】上述のキャッシュ構成にはいくつかの欠陥 と制約がある。ECC回路52については、その種の回 路はかなり複雑で、チップ上のスペースをとるだけでな く、キャッシュ値を(ディレクトリまたはキャッシュか ら) 取り出すためのクリティカル (タイミング) パス内 にあるため処理速度がさらに遅くなる。ECC回路は二 重ビット誤りの修正は可能であるかも知れないが、2ビ ットを超える不正ビットのある複数ビット誤りは修正す ることができない。複雑さを増し、処理速度を低下させ るこれらの従来技術のキャッシュ構成のもう一つの面 は、キャッシュをCPUスヌープのためにCPUに相互 接続したりシステム・バス・スヌープのためにシステム ・バスに相互接続したりを選択的に行うために必要なア ービトレーション論理回路66である。この論理回路も クリティカル・パスにある。このように2つのスヌーピ ング装置が1つのキャッシュを使用すると、本質的に、 CPUとシステム・バスの両方が同時にそのキャッシュ の読取りを行う必要がある場合など、他の特定の遅延を 生じさせる。この2つの読取り操作を同時に行うことは できず、アービトレーション論理回路によって順次化し なければならない。これと同じことは書込み操作にも言 える。

【0014】キャッシュ構成の他の欠点は、ビット・ラ イン冗長構成とワード・ライン冗長構成の使用に関係す る。この技法によってチップ歩留まりを向上させること はできるが、これらの冗長構成は配列アクセスのための クリティカル・パス内に直接入る。欠陥のある行ライン 及び列ラインを探索し、欠陥のあるラインと一致する要 求をリダイレクトするのに余分な時間を要する。したが って、歩留まり向上とキャッシュ応答速度の低下との間 にトレードオフがある。他の欠点は冗長ラインのために 用意しなければならない追加の物理サイズである。正規 ライン8本ごとに2本の余分なラインを備える例では、 25%の余分なキャッシュ・サイズ (オーバーヘッド) が必要であり、その空間の多くは一度も使用されること がない。また、冗長ラインはあまりうまく拡張されな い。たとえば、キャッシュ・ライン・サイズが2倍(6 4バイトから128バイトに)になった場合、冗長ライ ンに必要なシリコンの量(チップ空間)も同様に2倍に なる。最後に、キャッシュ内のヒューズ切れに基づいて 使用される冗長ラインの使用は静的であり、かなり無駄 がある。冗長ラインの可用性は検査時のキャッシュの状 態に基づく。接合部の温度と内部電圧が変化する条件の

下で動作する高密度の大規模なキャッシュ・チップでは、キャッシュ内の欠陥が増大するが、それらの追加の欠陥ラインをリダイレクトすることができない。歩留まりを向上させるために多くの余分なラインを設けなければならないが、それらのラインの多くは一度も使用されない。

【0015】上記に鑑みて、キャッシュ・アクセスの高速化と例外誤り修正機能とを含む、欠陥キャッシュ・ラインの改良型処理機能を有するキャッシュ構成を備えることが望ましいであろう。さらに、複雑な論理回路を設けずにすべての使用可能なキャッシュ・ラインを効率的かつ動的に使用し、キャッシュ・ラインの拡張に合わせて適切に拡張されるようなキャッシュ構成を備えれば有利であろう。

## [0016]

【発明が解決しようとする課題】したがって、本発明の 目的は、コンピュータ・システムのプロセッサが使用す る改良されたキャッシュを提供することである。

【0017】本発明の他の目的は、クリティカル・パスに余分の論理回路のない、すべての使用可能なキャッシュ・ラインを効率的に使用する前記キャッシュを提供することである。

【0018】本発明の他の目的は、欠陥回避及び誤り修正を含む、欠陥の改良型処理機能を有する前記キャッシュを提供することである。

【0019】本発明の他の目的は、より高速の読取りアクセス機能を有する前記キャッシュを提供することである。

### [0020]

【課題を解決するための手段】上記の目的は、コンピュ ータ・システムのプロセッサが使用するキャッシュ内の 欠陥を迂回する方法であって、一般に、各ビット・フィ ールドがキャッシュ内の複数のキャッシュ・ラインのう ちのそれぞれ1つのキャッシュ・ラインに対応するビッ ト・フィールドの配列を有する修復マスクを設けるステ ップと、キャッシュ内の特定のキャッシュ・ラインを欠 陥があるものと識別するステップと、修復マスク配列内 の対応するビット・フィールドを設定して欠陥キャッシ ュ・ラインに欠陥があることを示すステップと、修復マ スク配列内の対応するビット・フィールドに基づいて欠 陥キャッシュ・ラインへのアクセスを防ぐステップとを 含む方法で達成される。修復マスクを使用して、欠陥キ ャッシュ・ラインがキャッシュ・ヒットになるのを防 ぎ、欠陥キャッシュ・ラインがキャッシュ置換のための 犠牲として選択されるのを防ぐことができる。セット・ アソシアティブ・キャッシュを使用して、欠陥キャッシ ュ・ラインをそれぞれの合同クラスから実質的に除去す る。この手法によって、キャッシュは欠陥のないすべて のキャッシュ・ラインを使用することができ、冗長性を もたせるために確保しておかれるキャッシュ・ラインは

ない。一実施例では、キャッシュは、要求されたアドレ スがキャッシュ・ラインの一部にあるアドレス・タグに 対応するかどうかを判断する複数の比較器を有し、所与 の比較器は、要求されたアドレスがアドレス・タブ部分 と一致しない場合はイナクティブであるが、要求された アドレスがアドレス・タブ部分と一致する場合はアクテ ィブである出力信号を有し、欠陥キャッシュ・ラインが キャッシュ・ヒットになるのを防止する前記ステップ が、各信号が比較器のうちの所与の1つの比較器の出力 信号と修復マスクからのビット・フィールドのそれぞれ 1つのビット・フィールドの出力信号とのAND結合で ある複数の信号を入力信号として受け取るマルチプレク サを設けるステップを含む。キャッシュは、複数のキャ ッシュ・ラインのうちのいずれのキャッシュ・ラインを 置換のための犠牲として選択するかを示す複数の出力信 号を有するキャッシュ置換(追い出し)回路も有し、マ ルチプレクサが、各信号がキャッシュ置換回路の出力信 号のうちの所与の1つの出力信号と修復マスクからのビ ット・フィールドのうちのそれぞれ1つのビット・フィ ールドの出力信号とのAND結合である他の複数の信号 を入力信号として受け取る。

#### [0021]

【発明の実施の形態】図面、特に図3を参照すると、本発明により構成されたセット・アソシアティブ・キャッシュ70の一実施例を示す高水準略図が図示されている。キャッシュ70は一般に、キャッシュ・ディレクトリ72と、LRU配列74と、修復マスク76と、制御論理回路78とを含む。キャッシュ・ディレクトリ72は、関連づけられていくつかのセットになっている数のアドレス・タグを有し、図の実施例は8ウェイ・セット・アソシアティブであるため、ディレクトリ72、LRU配列74、及び修復マスク76は図80に示すようにそれぞれ特定の合同クラスについて8ブロックからなる特定のセットを有する。キャッシュ項目配列(図示せず)はディレクトリ72内のアドレス・タグに関連づけられた値を有する。

【0022】ディレクトリ72の所与の合同クラス内の各プロックは、それぞれの比較器82に接続された出力線を有し、各比較器は要求されたメモリ・ブロックの有効なコピーが合同クラス80内にある場合、比較器82のうちのただ1つの比較器がセットのどのメンバが有効なコピーを保持しているかを示すアクティブ信号を出力する。ディレクトリ72からの各出力線は、それぞれの比較器82との接続と並列してそれぞれのパリティ検査器84にも接続されている。パリティ検査器84は誤りビットの修正は行わず、ディレクトリ72からのアドレス・タグ(または状態ビット)の読取りの際に誤りが発生したことを示すためにのみ使用される。この誤り情報は以下で詳述するように使用される。重要なのは、パリテ

ィ検査器は比較器と並列して接続されているため、クリ ティカル・パスの外にあることである。すなわち、パリ ティ検査器は、残りの論理回路が要求を処理していると きに同時に並行してパリティ検査を行うことができるた めキャッシュ・パフォーマンスに影響を与えない (すな わち速度を低下させない)。(当然ながら、誤りが発生 したことが検出された場合はパリティ検査器によって速 度が低下するが、これは例外である。) また、パリティ 検査器は、従来のパリティ検査技法を使用することがで き、従来技術で使用されているような誤り修正コード (ECC) 回路よりも複雑でなく(図2と比較)、した がってキャッシュ・チップ(シリコン・ウエハ) Lの占 有空間が少ない。キャッシュ・ディレクトリのためのオ フライン・パリティ検査器の使用が図示されているが、 さらにキャッシュ項目配列も従来のECC論理回路を設 けずにこれを使用することができる。

【0023】比較器82の出力線はANDゲート86の配列に接続されている。各ANDゲート86は、1つの比較器出力信号と修復マスク76からもう一つの出力信号を受け取る。修復マスク76を使用して特定のブロック(ディレクトリ72、キャッシュ項目配列、またはLRU配列74内の部分を含む、キャッシュ・ラインの一部)に欠陥があるかどうかを示す。この実施例では、対応するキャッシュ・ラインが有効な場合、修復マスク76の出力の状態はアクティブ(または高)である。キャッシュ・ラインに欠陥がある場合、修復マスク78の対応する出力がイナクティブ(オフまたは低)になる。このようにして、ANDゲート86の出力は、(1)対応する比較器82がキャッシュ・ヒットを示しており、

(2) 修復マスク76内の対応する項目によってラインが有効であることが示された場合にのみアクティブになる。言い換えると、修復マスク76内の対応する項目によってそのラインに欠陥があることが示されることを除けばキャッシュ・ヒットが起こることになる場合、修復マスク76内のその項目の出力はイナクティブになり、対応するANDゲート86の出力もイナクティブになる(「ミス比較」)。したがって、欠陥のあるキャッシュ・ラインがキャッシュ・ヒットになることは決してない。

【0024】ANDゲート86の出力信号はマルチプレクサ88に供給され、ORゲート90にも供給される。ORゲート90にも供給される。ORゲート90の出力信号によってマルチプレクサ88が制御される。欠陥のないキャッシュ・ラインでキャッシュ・ヒットが起こった場合、ORゲート90はマルチプレクサ88をアクティブにして、合同クラスのどのメンバがそのアドレスと一致するかを示す信号をキャッシュ項目配列に渡す。キャッシュ・ミスが起こった場合、及び特定の合同クラス80内のすべてのブロックがメモリ・ブロックの有効なコピーをすでに持っている場合、キャッシュ・ブロックの1つを選択して犠牲にしなけれ

ばならない。この選択は、従来のLRU(最長期間未使 用)アルゴリズムを含むことができるLRU配列74に よって暫定的に行われる。LRUの出力信号は、どのブ ロックが犠牲のために暫定的に選択されたかを示し、代 替犠牲選択論理回路92に接続される。この選択回路9 2は修復マスク76からも入力信号を受け取る。暫定的 に選択された犠牲ブロックに欠陥がない場合、代替犠牲 選択論理回路92は単にLRU出力信号をマルチプレク サ88に渡し、マルチプレクサ88はその犠牲情報をキ ャッシュ項目配列に渡す。暫定的に選択された犠牲ブロ ックに欠陥がある場合、代替犠牲選択論理回路92は新 しい暫定的犠牲を選択する。新しい暫定的犠牲に欠陥が ない場合、それに対応する情報がマルチプレクサ88に 送られる。新しい暫定的犠牲にも欠陥がある場合、代替 犠牲選択論理回路92は、欠陥のない犠牲が選択される までこのプロセスを繰り返す。したがって、欠陥のある キャッシュ・ラインは決して犠牲として選択されない。 所与の合同クラスのマスク・ビットがすべて設定されて クラスの全てのメンバに欠陥があることが示された場 合、システムは2ビットECC誤りの場合のように停止 またはその他の操作で応答する。

【0025】修復マスク76は、欠陥キャッシュ・ライ ンが決してキャッシュ・ヒットを示さないようにする目 的と、欠陥キャッシュ・ラインが決して犠牲として選択 されないようにする目的の両方にとって好都合な手段で あることがわかるであろう。したがって修復マスク76 は、従来技術のキャッシュ構成要素で設けられるビット ・ライン冗長構成及びワード・ライン冗長構成の代わり に使用することができる。修復マスクを追加するために キャッシュ・チップ上にいくらかの余分な空間が必要で あるが、この空間は一般に、ディレクトリ配列、LRU 配列、及びキャッシュ配列内の冗長ビット・ライン及び 冗長ワード・ラインをなくすことによって節約される空 間量と比較すれば無視可能な程度である。この利点はキ ャッシュ・ライン・サイズが増大すると共に大きくな る。すなわち、キャッシュ・ライン・サイズの拡大に伴 って修復マスク配列サイズが増大しない。また、修復マ スク76を使用することにより、一部の(冗長)キャッ シュ・ラインが一度も使用されなくなることはなくすべ ての使用可能キャッシュ・ラインが使用され、キャッシ ュの全体的使用効率が向上する。さらに修復マスク76 はこれらの利点を、再経路指定オーバーヘッドなしに、 ディレクトリ配列、LRU配列、またはキャッシュ配列 の「ヒューズ切り」を必要とせずに得られるようにす る。さらにこれによって、キャッシュ操作が格段に高速 化し、製造コストが大幅に低減される。

【0026】機能的マスクを使用してキャッシュ内の欠陥を迂回するこの新規な方法により、パフォーマンス低下と標準のキャッシュ欠陥修復方法によるシリコン面積の増大がなくなる。機能の観点から見ると、特定の合同

クラスは (8 ウェイ・セット・アソシアティブではなく) 6 ウェイまたは7 ウェイのセット・アソシアティブ を有効に稼働させることができる。しかし、キャッシュ 動作の統計的な性質のために、このアソシアティビティ の減少はユーザ・レベルでは一般には目に付かない。

【0027】さらに、修復マスクを使用すると、誤りが 検出されたときに修復マスクをリアルタイムで更新する ことによって動的なキャッシュ欠陥迂回が可能になる。 最初にキャッシュ・ラインを製作時に検査し、欠陥が見 つかった場合は修復マスク内の対応するフィールドの値 を永続的に設定することによってその欠陥を処理するこ とができる。その後、コンピュータをブート(電源投 入) するたびに、ブート・プロセスの一部としてファー ムウェア検査に基づいてマスクを自動的に更新すること ができる。最後に、修復マスクはディレクトリ・パリテ イ誤り、キャッシュ項目配列ECC誤り、またはLRU 誤りの検出時に更新することができる。修復マスク配列 内の値を設定するハードウェア・アルゴリズムを備える こともできる。たとえば、各キャッシュ・ラインの修復 マスク内に1つの2ビット・フィールドを設けることが できる。この2ビット・フィールドを最初にゼロに設定 し、そのキャッシュ・ライン上で誤りが検出されるたび に増分することができる。これによって、2ビット・フ ィールドはカウンタとして機能することができ、所与の キャッシュ・ラインについて3つの累積パリティ誤りが 記録された場合にのみキャッシュ・ラインに欠陥がある ものとして設定される。

【0028】キャッシュ内のラインに関連づけられた修復マスク項目が設定されてそのラインに欠陥があることが示された場合、欠陥のあるキャッシュ場所に遭遇した後でプロセッサを信頼性をもって稼働させ続けるために、その場所にあるキャッシュの内容をフラッシュする。修復マスク項目が設定された後は、そのキャッシュ・ラインが将来アクセスされてもそのアクセスは修復マスクによってそのライン上で強制的にミスにされ、そのラインは二度と再使用(犠牲に)されない。この解決策は、冗長ラインなどの従来技術の方式と比較すると実質的にオーバーヘッドがない。これは、プロセッサが苛酷な環境で稼働しており、万一ランタイム欠陥が発生しても機能し続けなければならない応用分野で特に有用でもある。

【0029】図3には1つのディレクトリ72しか図示されていないが、本発明により構成されたキャッシュは図4に示すように追加のディレクトリ96を有することもできる。ディレクトリ72及び96は冗長であるが、ディレクトリ72はCPUスヌープに使用され、ディレクトリ96はシステム・バス・スヌープに使用される。言い換えると、各スヌーピング装置/相互接続機構に1つのディレクトリを備える。この構成によっていくつかの利点が得られる。第1に、両方のディレクトリを図3

に関連して説明したパリティ検査器を使用して構成した場合、各ディレクトリは他方のディレクトリのバックアップとして機能することができる。 言い換えると、たとえばディレクトリ72内のアドレス・タグ上でパリティ誤りが発生した場合、そのアドレス・タグを代わりにディレクトリ96から読み取ることができる。

【0030】パリティ誤りが発生した場合、図3に示す ようなパリティ誤り制御(PEC)装置98を使用して その誤りを処理することができる。100の接続線で示 すように、PEC装置98は各パリティ検査器84だけ でなく、他方のディレクトリ96のパリティ検査器にも 接続されている。PEC装置98は最初にいずれかのパ リティ検査器からパリティ誤りを検出すると、キャッシ ュを強制的にビジー・モードにし、その場合、誤りが処 理されるまで要求が再試行されるか、または肯定応答さ れない。PEC装置98は次に、他方の(非エラー発 生) ディレクトリ内の指定ブロックからアドレス・タグ (及び状態ビット)を読取り、そのアドレス・タグを問 題のあるディレクトリ、すなわち該当する比較器82に 直接供給する。問題のある配列を更新した後、PEC装 置82はキャッシュが通常の操作を再開することができ るようにする。

【0031】本発明のPEC及びパリティ検査器の特に有利な一態様は、それらを使用して複数ビット誤り検出の一形態を提供することができることである。24ビットのアドレス・タグを3個の8ビット・バイトに分けるなど、特定の値(アドレス・タグ)をいくつかの部分に分けることができる。次に、各部分についてパリティ・ビットを設ける。すなわち、この例では1つのアドレス・タグについて3つのパリティ・ビットを設ける。すなわち、この例では1つのアドレス・タグについて3つのパリティ・ビットを設ける。との後のでもその誤りは検出され、1つの部分のみのパリティ誤りだけでPEC98に警告するのに十分である。その後、他方のディレクトリからそのビット・フィールド(アドレス・タグ)を代用することによって3つの誤りすべてが修正され、したがって本発明によって複数ビット誤りの修正が可能になる。

【0032】図4で、「CPUスヌープ」と示されている線は一般にキャッシュのCPU側の相互接続からの操作を指し、CPUへの直接相互接続または他のスヌープ装置、すなわちより上位のキャッシュ(たとえばL1)への直接相互接続を含むことができる。「システム・バス・スヌープ」は一般にキャッシュのシステム・バス側の相互接続からの操作を指し、システム・バスへの直接相互接続または他のスヌープ装置、すなわち下位キャッシュ(たとえばL2)への直接相互接続を含むことができる。したがって本発明はキャッシュ階層の特定のレベルにもその全体的な深さにも限定されない。

【0033】図4には、冗長キャッシュ・ディレクトリ しか図示されていないが、幹線ECC回路の代わりにパ リティ検査器を備えた冗長キャッシュ項目配列(2個)も同様に使用することができ、その場合、1つのキャッシュ項目配列内に誤りがあると、他方のキャッシュ項目配列の対応するキャッシュ・ラインから値が読み取られることになる。この手法は、キャッシュのサイズを実際に2倍にする必要があるが、キャッシュ操作が高速化され、技術の進歩によってキャッシュ・サイズをますます小さくすることが可能になるに伴い、キャッシュの全体的サイズはその速度よりも重要ではなくなると考えられる。また、このようなキャッシュ・サイズの増加は、前述の修復マスクの使用によって生じるサイズの縮小によって部分的に相殺することができる。

【0034】キャッシュにおいて2つのディレクトリを 使用することによる他の利点は、1サイクルに2つの読 取り操作を行うことができることである。すなわち、C PUスヌープからの1つの読取り操作とシステム・バス ・スヌープからの1つの読取り操作を並列して行うこと ができる。従来技術のキャッシュ設計では所与のサイク ルで1つの読取り操作しか行うことができないため、こ の特徴によってCPU及びシステム・バスからの全体的 な読取りアクセス時間が大幅に短縮される。本発明で は、両方の読取りを1クロック・サイクルで行うことが できる。冗長ディレクトリの使用の唯一の考えられる欠 点は、キャッシュ・ディレクトリ・サイズを2倍にする 必要だけである。しかし、1 サイクルで2 つのスヌープ 操作を行う能力に伴うパフォーマンスの向上があれば、 このサイズの増大は許容可能なものである。さらに、ク リティカル・パスからECC回路を除去したことによっ て読取り操作がさらに高速で行われるため、キャッシュ 速度をさらに向上させることができる。

【0035】複数のスヌープ装置からの操作に独立して 応答するように複数のキャッシュ・ディレクトリを設け ることによる他の利点は、CPUスヌープかシステム・ バス・スヌープかを選択するアービトレーション論理回 路がなくなることである。アービトレーション論理回路 は従来、クリティカル・パスにあるため、これによって アクセス時間が短縮されると共に、一般にキャッシュの 複雑さが緩和される。2つのディレクトリを設ける他の 利点は物理層に関する。単一ディレクトリを使用した場 合、キャッシュ・チップ上のディレクトリから物理的に 離れたところにあるいくつかのキャッシュ・ラインには より長いアクセス時間を必要とする。たとえば、単一デ ィレクトリはそのようなアクセス時間の増加を最小限に するためにチップの中心付近に配置されることが多い。 2つのディレクトリを設けることにより、それらをキャ ッシュ・チップ上で物理的に離して(すなわち中心部で はなく側面付近に)配置することができ、チップ上の導 体経路を短縮することによって応答時間を短縮すること ができる。

【0036】この二重読取り能力は、単一キャッシュ項

目配列でも2(冗長)キャッシュ項目配列でも備えることができる。後者の場合、2つのディレクトリ72及び96にそれぞれ接続された2つの異なる制御回路によって別々に制御される2つの異なるマルチプレクサを使用して、2つのキャッシュ項目配列からデータを読み取る。前者の場合も2つの異なるマルチプレクサを使用することができるが、それらは同じキャッシュ項目配列に接続することができる。すなわち、各キャッシュ・ブロックが2つのキャッシュ・ラインを有し、一方はCPUスヌープのために第1のマルチプレクサに接続され、他方はシステム・バス・スヌープのために第2のマルチプレクサに接続される。

【0037】図4のキャッシュにメモリ・ブロックを書 き込むとき、アドレス・タグ(及び状態フィールドや包 含フィールドなどの各種ビット) を両方のディレクトリ 72及び96に書き込まなければならない。書込みは、 ディレクトリ72及び96に接続された1つまたは複数 の書込み待ち行列94を使用して行うことができる。2 つのディレクトリへの書込みは並列して行うことができ る。しかし、これにはCPUポートもシステム・バス・ ポートも読取りを実行していないことを必要とし、した がって、どのサイクル中にもディレクトリのいずれか一 方によって実行される読取り操作がある延長期間がある 場合があるためにそのような並列書込みがキャッシュ・ ディレクトリの書込み待ち行列から排出されるのにより 長い時間がかかる可能性がある。したがって、2つのデ ィレクトリへの書込みをずらすこともでき、これは複数 (冗長) キャッシュ・ディレクトリを設けることに伴う もう一つの利点である。

【0038】後者の実施態様では、たとえばCPUがディレクトリ72を介して読み取り操作を行っている場合、同じサイクル中にシステム・バスがディレクトリ96に対して書き込み操作を行うことができる。ディレクトリ72への対応する書込み操作は、CPUスヌープが読取り(またはその他の非書込み)操作を行っていない次のサイクルまたはそれ以降のサイクルまで延期する

(書込み待ち行列に入れておく)ことができる。冗長ディレクトリを使用する場合、書込み操作をこのように分割することによってキャッシュ操作を高速化することができる。2つのキャッシュ・ディレクトリと共に別個の(冗長)キャッシュ項目配列を使用した場合、それらのキャッシュ項目配列にメモリ・ブロックを書き込む操作も同様にずらすことができる。

【0039】このずらした書込みはディレクトリから別個の読取りを行う能力も補完する。たとえば、第1のサイクル中にディレクトリ72に対して読み取り操作が行われており、ディレクトリ96への第1の書込みによるずらされた書込み操作が開始されたばかりであるシーケンスを考えてみる。第2のサイクル中に、ずらされた書込み操作はディレクトリ72への書込みによって完了

し、ディレクトリ96に対してまったく無関係の読取りが行われる。したがって、2サイクルで2つの読取り操作と1つの書込み操作が行われたことになる。この効果は、(たとえば第1のサイクル中に2つの読取り操作を行わせ、次に第2のサイクル中に両方のディレクトリへの並列書込みを行うことによって)ずらされた書込みを行わなくても偶然得られることもあるが、この機能を使用することによってスヌープ操作の実行の柔軟性が高くなり、それによってパフォーマンスがさらに向上する。【0040】まとめとして、本発明の構成に関して以下の事項を開示する。

【0041】(1) コンピュータ・システムのプロセッサによって使用されるキャッシュにおいて欠陥を迂回する方法であって、各ビット・フィールドがキャッシュ内の複数のキャッシュ・ラインのうちのそれぞれ1つのキャッシュ・ラインに対応するビット・フィールドの配列を有する修復マスクを設けるステップと、キャッシュ内の特定のキャッシュ・ラインを欠陥があるものとして識別するステップと、修復マスク配列内の対応するビット・フィールドを設定して特定のキャッシュ・ラインに欠陥があることを示すステップと、修復マスク配列二の対応するビット・フィールドに基づいて欠陥のあるキャッシュ・ラインへのアクセスを防止するステップとを含む方法。

- (2) 防止する前記ステップが、欠陥のあるキャッシュ・ラインが決してキャッシュ・ヒットにならないように 防止するステップを含む、上記(1)に記載の方法。
- (3) 欠陥のあるキャッシュ・ラインが決してキャッシュ ュ置換のための犠牲として選択されないように防止する ステップを含む、上記(1)に記載の方法。
- (4)各合同クラスが複数のキャッシュ・ラインからなる複数の合同クラスのうちの1つに所与のメモリ・プロックをマップするステップをさらに含み、欠陥のあるキャッシュ・ラインへのアクセスを防止する前記ステップの結果、欠陥のあるキャッシュ・ラインがそれぞれの合同クラスから実質的に除去される、上記(1)に記載の方法。
- (5) 欠陥のあるキャッシュ・ラインへのアクセスを防止する前記ステップによって、キャッシュが、冗長性をもたせるためにキャッシュ・ラインを確保しておくことなく欠陥のないすべてのキャッシュ・ラインを使用することができるようにする、上記(1)に記載の方法。
- (6)キャッシュが、要求されたアドレスがキャッシュ・ラインの一部にあるアドレス・タグに対応するかどうかを判断する複数の比較器を有し、所与の比較器が、要求されたアドレスが前記アドレス・タグ部分と一致しない場合はイナクティブであるが、要求されたアドレスが前記アドレス・タグ部分と一致する場合はアクティブであり、欠陥のあるキャッシュ・ラインが決してキャッシュ・ヒットにならないように防止する前記ステップが、

各信号が比較器のうちの所与の1つの比較器の出力と修復マスクからのビット・フィールドのうちのそれぞれ1つのビット・フィールドの出力とのAND結合である複数の信号を入力信号として受け取るマルチプレクサを設けるステップを含む、上記(2)に記載の方法。

- (7) キャッシュが、複数のキャッシュ・ラインのうちのどのキャッシュ・ラインを置換のための暫定的犠牲として選択するかを示す複数の出力信号を有するキャッシュ 種換回路を有し、欠陥のあるキャッシュ・ラインが犠牲として選択されないように防止する前記ステップが、複数の信号を入力信号として受け取るマルチプレクサを設けるステップを含み、各信号が、暫定犠牲に欠陥がないように保証するために修復マスクのビット・フィールドから入力信号を受け取る代替犠牲選択論理回路によって変更されたキャッシュ置換回路の出力信号である、上記(3)に記載の方法。
- (8) 防止する前記ステップが、欠陥のあるキャッシュ・ラインが決してキャッシュ・ヒットにならないように防止するステップをさらに含む、上記(3) に記載の方法。
- (9) プロセッサと、メモリ・デバイスと、前記プロセッサと前記メモリ・デバイスとに接続され、前記メモリ・デバイスのアドレスに対応するメモリ・ブロックを記憶する複数のキャッシュラインを有するキャッシュ・ラインに欠陥があることを示す値を有する前記選択されたキャッシュ・ラインに対応する前記ピット・フィールドのうちの所与の1つのビット・フィールドに基づいて前記複数のキャッシュ・ラインのうちの選択された1つのキャッシュ・ラインへのアクセスを防止する、前記キャッシュ・ラインのうちのそれぞれ1つのキャッシュ・ラインに対応する複数のビット・フィールドを有する修復マスクとを含むコンピュータ・システム。
- (10) 前記修復マスク手段が、欠陥のあるキャッシュ・ラインが決してキャッシュ・ヒットにならないように 防止する、上記(9) に記載のコンピュータ・システム。
- (11) 前記修復マスク手段が、欠陥のあるキャッシュ・ラインが決してキャッシュ置換のための犠牲として選択されないように防止する、上記(9) に記載のコンピュータ・システム。
- (12) 前記キャッシュが、各合同クラスが複数の前記キャッシュ・ラインから成る複数の合同クラスの1つに所与のメモリ・ブロックをマップし、前記修復マスク手段が、欠陥のあるキャッシュ・ラインをその対応する合同クラスから有効に除去することにより、その欠陥のあるキャッシュ・ラインへのアクセスを防止する、上記
- (9) に記載のコンピュータ・システム。
- (13) 前記修復マスク手段によって、前記キャッシュ がキャッシュ・ラインを冗長性をもたせるために確保し

ておくことなくすべての欠陥のないキャッシュ・ライン を使用することができるようにする、上記(9)に記載 のコンピュータ・システム。

(14)前記キャッシュが、要求されたアドレスがキャッシュ・ラインの一部にあるアドレス・タグに対応するかどうかを判断する複数の比較器を有し、前記比較器のうちの所与の1つの比較器が、前記要求されたアドレスが前記アドレス・タグ部分と一致しない場合はイナクティブであるが、前記要求されたアドレスが前記アドレス・タグ部分と一致する場合はアクティブである出力信号を有し、前記キャッシュが、複数の信号を受け取り、各信号が前記比較器の前記出力信号の1つと前記修復マスク手段から前記ビット・フィールドのうちのそれぞれ1つのビット・フィールドの出力信号とのAND結合である複数の信号を入力信号として受け取るマルチプレクサをさらに含む、上記(10)に記載のコンピュータ・システム。

(15) 前記キャッシュが、複数の前記キャッシュ・ラインのうちのどのキャッシュ・ラインを置換のための暫定的犠牲として選択するかを示す複数の出力信号を有するキャッシュ置換回路を有し、各信号が前記修復マスク手段の前記ビット・フィールドから入力信号を受け取る代替犠牲選択論理回路によって変更された前記キャッシュ置換回路の出力信号を有する複数の信号を入力信号として受け取るマルチプレクサをさらに含む、上記(11)に記載のコンピュータ・システム。

(16) 前記修復マスク手段が欠陥のあるキャッシュ・

ラインが決してキャッシュ・ヒットにならないようにさらに防止する、上記(11)に記載のコンピュータ・システム。

#### 【図面の簡単な説明】

【図1】従来技術のマルチプロセッサ・コンピュータ・システムのブロック図である。

【図2】従来技術のセット・アソシアティブ・キャッシュを示す高水準略図である。


【図3】パリティ誤り制御回路と動的修復マスクとを有する、本発明により構成されたセット・アソシアティブ・キャッシュを示す高水準略図である。


【図4】2つの冗長ディレクトリを有する、本発明により構成されたキャッシュを示すブロック図である。


#### 【符号の説明】


- 70 セット・アソシアティブ・キャッシュ
- 72 キャッシュ・ディレクトリ
- 74 LRU配列
- 76 修復マスク
- 78 制御論理回路
- 80 合同クラス
- 82 比較器
- 84 パリティ検査器
- 86 ANDゲート
- 88 マルチプレクサ
- 90 ORゲート
- 92 代替犧牲選択回路

【図4】









フロントページの続き

(72)発明者 ジョン・スチィーブン・ダッドソン アメリカ合衆国78660 テキサス州フラジ ャービル ベル・ロック・サークル 1205

(72)発明者 ジェリー・ドン・ルイス アメリカ合衆国78681 テキサス州ラウン ド・ロック アローヘッド・サークル 3409

(72)発明者 ティモシー・エム・スカーガンアメリカ合衆国78759 テキサス州オースチン バックソーン・ドライブ 10805